“versic/螺旋核心组合允许我们管理IP重用和磁带输出. 除了, 它允许与我们的团队在国际上的许多设计进行高水平的合作. 我们对它的性能、功能水平和易用性非常满意. versic/螺旋核心将继续是博世工具套件的重要组成部分.”
——Clemenz Portmann,博世公司首席工程师

“versic为我们提供了高性能的配置管理工具,我们需要这些工具来促进PDK的开发, 项目设计数据管理, 以及设计团队间的IP变体共享. 我们现在有了高性能的骨干,我们需要在硬件设计环境中实现真正的协作.”
- Dustin DeVries, Cirrus Logic公司的CAD总监

“versic DM工具设置简单,Methodics提供了很好的支持. 我们的设计人员立即接受了版本控制平台,因为它易于使用. 另外, 因为versic可以建立在Subversion存储库之上, 我们可以从SVN的空间高效标记和分支中受益,并利用其背后广泛的开源社区.”
- Felix Lustenberger, EPC工程副总裁

versic中的关键特性

versic为模拟设计团队提供了以下关键特性.

设计数据管理

versic具有灵活的体系结构,允许您使用所选择的数据管理(DM)工具, 包括 365游戏网螺旋核心.

versic建立在领先的行业验证数据管理解决方案,如螺旋核心. 它扩展了数据管理,以解决与先进模拟设计工作的独特挑战.

versic自动:

  • 管理半导体设计中发现的复杂文件关系.
  • 提供工具来管理EDA工具中常见的大型二进制文件.
  • 插入 有条理的IPLM 用于多站点数据管理和容灾恢复.

您将能够利用现有的基础设施, 自由存取所有资料, 并受益于半导体设计以外的广泛应用所驱动的持续技术改进.

versic还支持其他数据管理解决方案,如Subversion.

versic和HelixCore

所有数据的单一存储库类型

为所有数据提供单一的真实来源是至关重要的. 与螺旋核心(或其他数据管理解决方案)集成的versic为所有设计数据提供了一个统一的DM存储库.

节奏库, verilog, 海洋的脚本, 的, 文档, 其他设计数据可以被版本化, 配置, 并在一个中央DM存储库上发布,只有一个发布点.

使用versic,您将不需要为模拟设计数据使用单独的存储库 还有你剩下的数据. 这可以帮助您避免发布的复杂性、潜在的错误和基础设施成本. 使用versic和螺旋核心,一个存储库就可以满足您的所有数据管理需求.

所有数据的单一存储库类型

实时多站点工作空间创建

versic由有条理的IPLM工作空间管理引擎提供动力.

通过使用versic, 您将减少磁盘空间需求,并促进实时工作空间的设置和删除. 您甚至可以将它用于需要远程存储库数据的工作区. 这是通过使用具有高性能并行同步的自维护复制缓存来实现的. 另外,您不必对底层基础设施进行更改.

设计配置集中存储,并跨设计中心强制执行通用的工作数据. 更新可以在“推”或“拉”的基础上配置,以确保项目中的所有设计人员与最新的设计配置保持同步.

工作空间权限在存储库之间强制执行,存储库控制从单个中心接口进行的读/写/更新访问控制. 工作区还可以用来自集中IP目录的数据填充.

可伸缩的基础设施分布

与模拟设计工具无缝集成

模拟设计已经够复杂了,不需要设计师去学习新的设计管理概念和方法. 这就是为什么在现有的设计环境中可以直接使用versic的设计管理功能.

在你熟悉的《365游戏网》或《365游戏厅网址》环境中,设计师可以:

  • DM数据管理,如签入/签出代码等.
  • 执行发布.
  • 为原理图和布局执行智能Diff和Merge.
  • 无缝集成到365游戏网 有条理的IPLM环境中.

结果是设计管理的所有好处,而不影响设计师的生产力.

模拟和数字IP设计管理“,

用于模拟设计的DM电源

软件(DM)数据管理的一个主要生产力优势是可用性和“diff”和“merge”的使用——以及它们支持的设计方法.

Methodics在提供“差异”和“合并”的模拟环境中是独一无二的,允许设计者操作原理图和布局单元视图. Cellviews可以分层比较,更改可以按功能或ECO分类:

  • 根据位置、方向和属性检查实例和pcell.
  • 根据位置检查形状, 坐标, 层,可以在每个层的基础上显示.
  • 根据它们的连接性和属性值来检查原理图.

设计师可以很容易地识别出发生了什么变化. 它们甚至可以在提交期间生成报告, 通知相关方更改, 在项目生命周期的关键时期实现更清晰的沟通.

您的设计师将不必手动识别相关的更改并采取适当的行动.

用于模拟设计的DM电源

完全集成的缺陷跟踪工具

versic与行业标准的缺陷跟踪工具集成. 这使得模拟设计状态可以与其他设计活动一起监控.

缺陷直接在模拟设计工具中产生, 与相关的设计视图相关联, 并作为示意图/布局提交和发布的一部分进行更新.

报告可以在模拟设计工具中生成,显示基于相关设计上下文的任何现有票据.

意识到父子缺陷的跟踪

特定于任务的仪表盘

数据是做出明智项目决策的关键. versic由有条理的IPLM支持,集成了一个强大的数据分析平台, 基于可扩展小部件的设计.

默认仪表板配置提供了常见的模拟设计任务,如IP释放状态.

图像方法可定制的任务特定的仪表板

开始使用versic

了解versic如何帮助您改善协作,并在模拟设计数据中提供单一的真实来源. 今天就和一位IP专家谈谈,开始使用versic.